BEST AVAILABLE COPI

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-168262

(43) Date of publication of application: 22.06.1999

(51)Int.CI.

H01S 3/18

(21)Application number: 10-268950

(71)Applicant: CANON INC

(22)Date of filing:

07.09.1998

(72)Inventor: ONOUCHI TOSHIHIKO

FURUKAWA YUKIO

(30)Priority

Priority number: 09282548

Priority date: 30.09.1997


Priority country: JP

(54) PLANAR OPTICAL DEVICE, MANUFACTURE THEREOF, AND DISPLAY DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To obtain a planar optical device which is easily manufactured and enhanced in productivity, by a method wherein active layers are arranged on the same first substrate, and the first substrate is partly removed including the active layers, wherein the planar optical device deals with light rays which are outputted from or inputted into the first substrate being projected from or impinging on its surface at a right angle.

SOLUTION: An active layer 3 is sandwiched between an N-type clad layer 2 and a P-type clad layer 4 to form a certain structure, and dielectric multilayer mirrors 9 and 10 are each formed on the both sides of the structure. The dielectric multilayer film mirror 9 is attached to an Si substrate 12 with an adhesive agent 11. An electrode 7 attached to an Si substrate 12 is so patterned as to inject a current independently into pixels. The patterned electrode 7 is taken out in a manner where the electrode 7 is attached to the Si substrate 12, then the



semiconductor substrate 1 is subjected to frame-like etching, and then a part of the semiconductor substrate 1 and an epitaxial growth layer 14 located outside a frame are partly removed to make the electrode exposed. An electrode 8 provided to the semiconductor substrate 1 is taken out to serve as a common electrode for the pixels leaving a part of the substrate 1 of conductor unremoved like a frame.

LEGAL STATUS

[Date of request for examination]

13.12.2002

[Date of sending the examiner's decision of

05.01.2006

rejection]

[Kind of final disposal of application other than

the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平11-168262

(43)公開日 平成11年(1999)6月22日

(51) Int.Cl.⁶

酸別記号

FΙ

H01S 3/18

652

H01S 3/18 652

審査請求 未請求 請求項の数30 FD (全 13 頁)

(21)出願番号

特願平10-268950

(22)出願日

平成10年(1998) 9月7日

(31) 優先権主張番号 特願平9-282548

(32)優先日

平 9 (1997) 9 月30日

(33)優先権主張国 日本(JP)

(71)出願人 000001007

キヤノン株式会社

東京都大田区下丸子3丁目30番2号

(72)発明者 尾内 敏彦

東京都大田区下丸子3丁目30番2号 キヤ

ノン株式会社内

(72)発明者 古川 幸生

東京都大田区下丸子3丁目30番2号 キヤ

ノン株式会社内


(74)代理人 弁理士 加藤 一男


(54) 【発明の名称】 面型光デパイス、その製造方法、および表示装置

(57)【要約】

【課題】作製が簡単で生産性が高く2次元アレー面型発 光装置などにも適する面型光デバイス、その製造方法、 それを用いた表示装置である。

【解決手段】基板1上に活性層部16を形成して成り基 板面に対して垂直に出力或は入力する光を扱う面型光デ パイスである。活性層部16が複数、同一基板1上に配 置され、2個以上の活性層部16に跨がって基板1の部 分が除去されている。





【特許請求の範囲】

【請求項1】第1の基板上に活性層部を形成して成り第 1の基板面に対して垂直に出力或は入力する光を扱う面 型光デバイスにおいて、活性層部が複数該同一の第1の 基板上に配置され、2個以上の活性層部に跨がって第1 の基板の部分を除去して成ることを特徴とする面型光デ

【請求項2】複数の活性層部がアレー化され、該アレー ・ 化された活性層部の領域全体に渡って第1の基板を除去 して成ることを特徴とする請求項1記載の面型光デバイ 10

【請求項3】前記アレー化された活性層部の領域の外側 において第1の基板が一部残されて成ることを特徴とす る請求項2記載の面型光デバイス。

【請求項4】複数の活性層部がアレー化され、該アレー 化された活性層部の領域の内側において第1の基板が格 子状に一部残されて成ることを特徴とする請求項1記載 の面型光デバイス。

【請求項5】活性層部が複数形成された第1の基板以外 の第2の基板に、活性層部を間に挿んで該活性層部が複 20 数形成された第1の基板が貼り付けられていることを特 徴とする請求項1乃至4の何れかに記載の面型光デバイ

【請求項6】前記部分的に除去された後に残された第1 の基板から、活性層部に電流を注入する或は電圧を印加 する電極手段の共通電極を取り出すことを特徴とする請 求項1乃至5の何れかに記載の面型光デバイス。

【請求項7】前記第1の基板を除去した領域に、活性層 部に電流を注入する或は電圧を印加する電極手段の電極 パターンを形成して、各活性層部から電極を取り出すこ 30 とを特徴とする請求項1乃至5の何れかに記載の面型光 デバイス。

【請求項8】活性層部が複数形成された第1の基板以外 の第2の基板に、活性層部を間に挿んで該活性層部が複 数形成された第1の基板が貼り付けられ、該第2の基板 に貼り付けた側の、活性層部に電流を注入する或は電圧 を印加する電極手段の電極は、第2の基板に貼り付けた 側の該第1の基板の活性層部の面上に、電極パターンを 形成しておき、該活性層部が形成されている第1の基板 および活性層部の一部を除去して、取り出すことを特徴 40 とする請求項1乃至7の何れかに記載の面型光デバイ

【請求項9】活性層部が複数形成された第1の基板以外 の第2の基板に、活性層部を間に挿んで該活性層部が複 数形成された第1の基板が貼り付けられ、該第2の基板 に貼り付けた側の、活性層部に電流を注入する或は電圧 を印加する電極手段の電極は、第2の基板上に電極パタ 一ンを形成しておき、各活性層部と該電極パターンとの 電気的接合が得られる様に貼り付けを行ない、活性層部 が複数形成された第1の基板の外側で、取り出すことを 50 B、AI、Ga、In、V族元素としてNから成る化合

特徴とする請求項1乃至7の何れかに配戴の面型光デバ

【請求項10】活性層部に電流を注入する或は電圧を印 加する電極手段の正電極と負電極がマトリックス状に配 置されていることを特徴とする請求項1乃至9の何れか に記載の面型光デバイス。

【請求項11】活性層部が複数形成された第1の基板以 外の第2の基板に、活性層部を間に挿んで該活性層部が 複数形成された第1の基板が貼り付けられ、第2の基板 は半導体集積回路を形成した半導体を含む基板であっ て、該半導体集積回路の中の少なくとも1つの電子回路 は第2の基板上に形成された配線によって活性層部と電 気的接触が得られており、光ー半導体集積回路を構成し ていることを特徴とする請求項1乃至10の何れかに記 載の面型光デバイス。

【請求項12】各活性層部は第1の基板上に発光層を形 成して成り基板面から垂直に発光する面型発光装置であ ることを特徴とする請求項1乃至11の何れかに記載の 面型光デパイス。

【請求項13】前記面型発光装置の発光層の両面に反射 ミラーを備えてレーザ発振可能であることを特徴とする 請求項12記載の面型光デバイス。

【請求項14】前記面型発光装置の発光層の上下両面の 髙々一方に反射ミラーを備えてLEDとして構成された ことを特徴とする請求項12記載の面型光デバイス。

【請求項15】各活性層部は第1の基板上に光吸収層を 形成して成り基板面に対して垂直に入力する光を受光す る面型受光装置であることを特徴とする請求項1乃至1 1の何れかに記載の面型光デバイス。

【請求項16】前記面型受光装置の光吸収層の光入力側 とその反対側の何れか一方または両方に反射ミラーを備 えていることを特徴とする請求項15記載の面型光デバ

【請求項17】前記反射ミラーは誘電体多層膜より成る ことを特徴とする請求項13、14または16記載の面

【請求項18】前記反射ミラーは半導体多層膜より成る ことを特徴とする請求項13、14または16記載の面 型光デバイス。

【請求項19】前記発光層部が複数形成された第1の基 板以外の透明基板である第2の基板に、発光層部を間に 挿んで該発光層部が複数形成された第1の基板が貼り付 けられ、発光可能な発光層部と透明基板である第2の基 板の貼り付け面の間に蛍光体が設けられ、各発光層部に おいて、該発光層部の発光波長の色、または、該発光層 部からの光で蛍光体が励起されて発生する蛍光色を表示 できる表示装置として構成されていることを特徴とする 請求項12記載の面型光デバイス。

【請求項20】前記発光層部は、III族元素として

物半導体の層から成ることを特徴とする請求項19記載 の面型光デバイス。

【請求項21】前記発光層部はZn、Mgの酸化物あるいはその混晶から構成されることを特徴とする請求項1 9記載の面型光デバイス。

【請求項22】前記活性層部は、活性層に供給される電流の流れを制限するための電流狭窄構造を有することを特徴とする請求項19記載の面型光デバイス。

【請求項23】活性層を含む半導体層を成長基板である 第1の基板にエピタキシャル成長する成長工程と、第1 の基板面に対して垂直に光が出力或は入力する活性層部 を複数第1の基板上に形成する形成工程と、少なくとも 2つの活性層部を含む領域に亙って第1の基板の一部を 除去する除去工程を有することを特徴とする面型光デバ イスの製造方法。

【請求項24】前記第1の基板のエピタキシャル成長面側を第2の基板に貼り付ける貼付工程を更に有することを特徴とする請求項23記載の製造方法。

【請求項25】前記活性層部の活性層に供給される電流 の流れを制限するための電流狭窄構造を形成する工程を 20 更に有することを特徴とする請求項23または24記載 の製造方法。

【請求項26】前記第1の基板のエピタキシャル成長層面側に反射ミラーを形成する工程を更に有することを特徴とする請求項23、24または25記載の製造方法。

【請求項27】前記第1の基板を除去して現れたエピタキシャル成長層上に反射ミラーを形成する工程を更に有することを特徴とする請求項23乃至26の何れかに記載の製造方法。

【請求項28】前記除去工程は前記形成工程の後に行な 30 われることを特徴とする請求項23乃至27の何れかに 記載の製造方法。

【請求項29】前記形成工程は前記除去工程の後に行なわれることを特徴とする請求項23乃至27の何れかに記載の製造方法。

【請求項30】前記除去工程は前記貼付工程の後に行なわれることを特徴とする請求項23乃至29の何れかに記載の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、作製が容易で歩留まりが高く2次元アレー型構造などに適した面型半導体発光デバイス等の面型光デバイス、その製造方法およびそれを用いた表示素子等に関する。

[0002]

【従来の技術】近年、大容量並列光情報処理、高速光接 続、薄型表示素子などへの応用のため、2次元アレー型 の面型固体発光素子の開発が望まれている。これらへの 応用のためには、低コスト、低消費電力、高生産性、高 信頼性などが必要条件となる。面型固体発光素子の材料 50 OAは集積回路基板2000の金属配線、3000は絶

としては様々なものが研究、開発されているが、信頼性を確保するためには半導体単結晶は非常に適している。特に、化合物半導体を用いた面型発光素子の開発が盛んに行われている。化合物半導体では、基板や積層構造の材料を変えることで紫外から赤外の広い範囲の波長帯での光の発光が可能であり、表示素子としても有望視されている。また、発光素子のなかでも、両端面に反射ミラーを備えたレーザダイオード(LD)では自然発光に比べて非常に発光効率が高く、2次元アレー化した場合にも消費電力を小さくすることができる。このような観点から、面型の半導体レーザ(Vertical Cavity Surface Emitting Laser: VCSEL)の開発が、近年、活発に行なわれている。

【0003】現在、VCSELについても、波長400 nm程度の骨色から通信波長帯である1.55 μmまで開発されつつあり、サファイア基板上のAIGaN/InGaN系、GaAs基板上のInGaAIP/InAIP系、InGaAs/AIGaAs系、InP基板上のInGaAs/InGaAsP系などの材料系で研究されている。

【0004】2次元アレー化したVCSELの基本的な構造を図10に示す。基板1101から垂直にレーザ光を出射し、数μm厚程度のエピタキシャル成長層の両面に99%以上の高反射膜1109、1110を備える構造となっている。尚、図10において、1114はエピタキシャル層、1115は発光領域ないしピクセル、1116は活性層ないし発光部である。

【OOO5】反射膜としては、屈折率の異なる λ / 4厚の膜を多層にしたものが主に用いられ、材料としては、誘電体(図10の例)、あるいはエピ成長した半導体が一般的である。エピ成長したミラーの例としては、ELEC TRONICS LETTERS、31、p.560(1995)にあるように、GaAs基板上にAIAs/GaAsの多層膜ミラーと活性層などを一回の成長で形成するものや、APPLIED PHYSIC S LETTER、66、p.1030(1995)にあるように、InP基板上に成長したInGaAsP/InP系のレーザ構造に、GaAs基板上のGaAs/AIAsミラーを直接接合により貼り付けたものなどがある。

【0006】また、特開平9-223848号公報には、半導体基板上に半導体活性層を含む半導体層をエピタキシャル成長させ、この半導体基板を集積回路基板と貼り合わせた後、半導体基板を除去することによって面発光半導体デバイスと他の電気素子が集積化された半導体装置を製造する方法が記載されている。この半導体装置の概略断面図を図11に示す。図11において、符号4100は光入出力基板、4100Aは受光素子、4100Bは垂直共振器型面発光レーザ、4100C及び4100Dはそれぞれ受光素子4100A及び面発光レーザ4100Bの配線、2000は集積回路基板、2000人は集積回路基板。2000金属配線、3000は絶

緑層、4000は配線をそれぞれ示す。

[0007]

【発明が解決しようとしている課題】しかしながら、多層膜ミラーとして半導体エピ層を用いる場合には、材料によって(例えば、InGaAsP/InPなどでは)、屈折率差があまり大きく取れない。そのために層数が多くなって、成長時間が長く腹厚が厚くなり、従って、生産性が低く加工や平坦化が難しくなる。また、半導体ミラーで実用的な材料は現状ではGaAs/AIAsであり、これではその格子定数を考えると使用可能な活性層の材料が限られて免娠波長帯が限られてしまう。GaAs/AIAsミラーを直接接合により貼り付ける場合には、使用可能な活性層の材料の範囲が広がって他の波長帯にも適用できるが、半導体基板の大きさに制限があるので、この方法は小さい面積でのみ有効である。【OOO8】一方、誘電体多層膜ミラーは作製が簡便で

【0008】一方、誘電体多層膜ミラーは作製が簡便であるが、基板の上にそのまま成膜できないので、図10のように基板1101の裏側をエッチングして窓1101aをあけてから成膜する必要があり、窓の形成に精度を要求されると共に窓同士を余り近付けられない。従っ20て、歩留まり、均一性が悪く、素子の高密度化ができないため2次元アレーにする場合には問題がある。また、エピ成長したミラーの場合でも、波長帯によっては基板が吸収体となって、基板側から光を取り出す場合に、やはり図10のように基板のホールエッチングが必要な場合があり、高密度化には問題があった。

【0009】また、図11の半導体装置は、各々の発光 部に対して段差を有する箇所で配線を行なっているた め、配線を形成する工程が難しく、歩留まりが悪い問題 があった。特に、図11の様な構成で半導体層上に誘電 30 体多層膜ミラーを作製しようとすると、歩留まりの低下 が顕著であった。

【 O O 1 O 】このような課題に鑑み、本発明の目的は、 複数の活性層部に跨がって成長基板を除去する様にし て、作製が簡単で生産性が高く2次元アレー面型光デバ イスなどにも適する様になった面型光デバイス、その製 造方法、それを用いた表示装置等を提供することにあ る。

[0011]

【課題を解決するための手段】上記の目的を達成する為 40 に、発光層を形成した基板の側から光を取り出す面型発光素子などの面型光デパイスの場合に、1つ1つの活性層部ではなく2つ以上の活性層部に跨がって基板のホールエッチングをすることで、ホール同志のエッチング時における干渉を防げるために、活性層部間の間隔を小さくでき、高密度アレー化が可能になることを利用する。即ち、第1の基板上に活性層部を形成して成り第1の基板面に対して垂直に出力或は入力する光を扱う面型光デパイスであって、活性層部が複数該同一の第1の基板上に配置され、2個以上の活性層部に跨がって第1の基板 50

の部分を除去して成ることを特徴とする。これにより、 作製が簡単で生産性の高い2次元アレー面型光デパイス に適した構造を実現できる。

【0012】この基本的構造に基づいて、以下の形態が以下の利点を伴って可能である。複数の活性層部がアレー化され、該アレー化された活性層部の領域全体に渡って第1の基板を除去して成る。必要な数だけ並べてアレー化した活性層部のすべての領域で基板のエッチングをすることで、高集積、高密度アレー面型光デバイスが安定的且つ精確に実現できる。

【0013】前記アレー化された活性層部の領域の外側において第1の基板が一部残されて成る。基板をホールエッチングする場合に活性層部のアレー領域の外側において基板を残すことで、プロセスが簡単で面型光デバイスの強度が保たれるために信頼性が向上する。

【0014】複数の活性層部がアレー化され、該アレー 化された活性層部の領域の内側において第1の基板が格 子状に一部残されて成る。基板をホールエッチングする 場合において基板を格子状に残すことで、他の基板に貼 り付けなくても面型光デバイスの強度が保たれ、簡単な 構成で信頼性が向上する。

【0015】活性層部が複数形成された第1の基板以外の第2の基板に、活性層部を間に挿んで該活性層部が複数形成された第1の基板が貼り付けられている。基板をホールエッチングする場合に、例えば、他の基板に貼り付けてから行なうことで、プロセスが簡単で面型光デバイスの強度が保たれるために信頼性が向上する。

【0016】前記部分的に除去された後に残された第1の基板から、活性層部に電流を注入する或は電圧を印加する電極手段の共通電極を取り出す。成長基板が導電性である場合(例えば、不純物がドープされた半導体である)、成長基板側の電極を、共通電極として、上記において残した基板に付けることで簡単に駆動電極を形成できる

【0017】前記第1の基板を除去した領域に、活性層部に電流を注入する或は電圧を印加する電極手段の電極パターンを形成して、各活性層部から電極を取り出す。成長基板側の電極として、上記基板を除去した領域に電極配線パターンを形成することで活性層部の独立駆動電極を形成できる。

【0018】活性層部が複数形成された第1の基板以外の第2の基板に、活性層部を間に挿んで該活性層部が複数形成された第1の基板が貼り付けられ、該第2の基板に貼り付けた側の、活性層部に電流を注入する或は電圧を印加する電極手段の電極は、第2の基板に貼り付けた側の該第1の基板の活性層部の面上に、電極パターンを形成しておき、該活性層部が形成されている第1の基板および活性層部の一部を除去して、取り出す。活性層部側の電極として、活性層部表面に電極配線パターンを形成することで活性層部の独立駆動電極を形成できる。

30

【0019】活性層部が複数形成された第1の基板以外の第2の基板に、活性層部を間に挿んで該活性層部が複数形成された第1の基板が貼り付けられ、該第2の基板に貼り付けた側の、活性層部に電流を注入する或は電圧を印加する電極手段の電極は、第2の基板上に電極パターンを形成しておき、各活性層部と該電極パターンとの電気的接合が得られる様に貼り付けを行ない、活性層部が複数形成された第1の基板の外側で、取り出す。活性層部側の電極として、貼り付ける他の基板表面上に電極配線パターンを形成することで活性層部の独立駆動電極10を形成できる。

【0020】活性層部に電流を注入する或は電圧を印加する電極手段の正電極と負電極がマトリックス状に配置されている。アレー数が多い場合には、電極のパターニングで各ピクセルを独立に駆動するにはパターニングが複雑になりすぎるので、この構造でマトリックス駆動を行なうのが有利になることが多い。

【0021】活性層部が複数形成された第1の基板以外の第2の基板に、活性層部を間に挿んで該活性層部が複数形成された第1の基板が貼り付けられ、第2の基板は 20半導体集積回路を形成した半導体を含む基板であって、該半導体集積回路の中の少なくとも1つの電子回路は第2の基板上に形成された配線によって活性層部と電気的接触が得られており、光ー半導体集積回路を構成している。第2の基板をSiなどにすれば、面型光デバイスと電子回路などの集積化が容易にできる。

【 O O 2 2 】各活性層部は第 1 の基板上に発光層を形成 して成り基板面から垂直に発光する面型発光装置であ る。本発明の思想は、第 1 に、面型発光装置に適用でき る。

【0023】前記面型発光装置の発光層の両面に反射ミラーを備えてレーザ発振可能である。光層の両面に反射膜ミラーを備えることで、上記のような構造でレーザ発振可能な面型光デバイスが実現できる。

【〇〇24】前記面型発光装置の発光層の上下両面の高々一方に反射ミラーを備えてLEDとして構成される。一対の反射ミラーが必要でないので、構造が簡単となり製法も簡便となる。

【0025】各活性層部は第1の基板上に光吸収層を形成して成り基板面に対して垂直に入力する光を受光する 40面型受光装置である。本発明の思想は、面型受光装置にも適用できる。

【0026】前記面型受光装置の光吸収層の光入力側とその反対側の何れか一方または両方に反射ミラーを備えている。反射ミラーで入力光を効率よく光吸収層に集められる

【0027】前記反射ミラーは誘電体多層膜より成る。 反射ミラーが2種類の誘電体膜を交互に積層して成った りする。上記の反射ミラーを誘電体ガラスによる多層膜 から構成すれば、非常に安価に面型光デバイスを実現で 50

きる。

【0028】前記反射ミラーは半導体多層膜より成る。 反射ミラーが2種類の半導体膜を交互に積層して成った りする。上記の反射ミラーを半導体膜による多層膜から 構成すれば、他のエピタキシャル成長層と連続的に形成 できて製法が簡便となる。

【0029】前記発光層部が複数形成された第1の基板以外の透明基板である第2の基板に、発光層部を間に挿んで該発光層部が複数形成された第1の基板が貼り付けられ、発光可能な発光層部と透明基板である第2の基板の貼り付け面の間に蛍光体が設けられ、各発光層部において、該発光層部の発光波長の色、または、該発光層部の発光波長の色、または、該発光層部の光で蛍光体が励起されて発生する蛍光色を表示できる表示装置として構成されている。例えば、上記の2次元アレー面型光デバイスで第2の基板にR、G、Bの蛍光体を各発光点に対応して空布しておけば(例えば、1つの発光デバイスに対応して尺を空布し、その両側に隣接する発光デバイスに対応して夫々G、Bを塗布する)、全固体で生産性の高いフルカラーの表示装置として機能できる。

【0030】前記発光層部は、III族元素としてB、AI、Ga、In、V族元素としてNから成る化合物半導体の層から成る。上記の表示装置において、発光装置の材料として、(B、AI、Ga、In)ーNからなる化合物半導体とすれば、青色から紫外光を発生させる高効率なLDあるいはLEDを構成でき、高輝度なフルカラー表示装置を実現できる。

【〇〇31】前記発光層部はZn、Mgの酸化物あるいはその混晶から構成される。上記の表示装置において、発光装置の材料として、例えば、Zn〇(活性層)/ZnMg〇(クラッド層)とすれば、青色から紫外光を発生させる高効率なLDあるいはLEDを構成でき、高輝度なフルカラー表示装置を実現できる。

【0032】前記活性層部は、活性層に供給される電流 の流れを制限するための電流狭窄構造を有する。これに より、活性層に効率よく電流が供給できる。

【0033】上記の目的を達成する本発明による製造方法は、活性層を含む半導体層を成長基板である第1の基板にエピタキシャル成長する成長工程と、第1の基板面に対して垂直に光が出力或は入力する活性層部を複数第1の基板上に形成する形成工程と、少なくとも2つの活性層部を含む領域に亙って第1の基板の一部を除去する除去工程を有することを特徴とする。この製造方法において、前記第1の基板のエピタキシャル成長面側を第2の基板に貼り付ける貼付工程を更に有してもよい。前記活性層部の活性層に供給される電流の流れを制限するための電流狭窄構造を形成する工程を更に有してもよい。また、前記第1の基板のエピタキシャル成長層面側に反射ミラーを形成する工程を更に有してもよいし、前記第1の基板を除去して現れたエピタキシャル成長層上に反

射ミラーを形成する工程を更に有してもよい。

【0034】更に、前配除去工程は前配形成工程の後に行なわれてもよいし、前配形成工程は前配除去工程の後に行なわれてもよい。前配除去工程は前配貼付工程の後に行なわれてもよい。

【0035】本発明の原理を実例(以下で説明する第1 実施例)を用いて説明する。図1 (a)のように他の支 持基板、例えばSi等に貼り付けた後に、発光部の2次 元アレー領域のみ成長基板のホールエッチングを行い、 その外側の領域で額縁状に基板を残すことで、発光の (ピクセル)間の間隔を小さく、すなわちピクセルの 間の間隔を小さく、すなわちピクセルの の度集積が可能となる。この場合、成長基板側から電 をとることもできる。基板側にエピミラーを備えてい をとることもできる。基板側にエピミラーを備えてい ラーを形成すればよい。この構成の中で、複数の活性な ラーを形成すればよい。この構成の中で、複数の活性配 部(発光層部や光吸収層部など)が同一成長基板上に配 留され、2個以上の活性層部に跨がって該成長基板の部 分を除去して成ることのみが本発明の必須の要件であ り、他の具体的構成はこの実例に特有のものである。

【0036】このような具体的構造にするための作製工 20 程の例を図2をもとに簡単に述べる。図2(a)におい て、半導体単結晶基板上に活性層をp型、n型のクラッ ド層でサンドイッチした形のレーザ構造をエピタキシャ ル成長し、発光領域の周りをドーナツ状にエッチングし てそこにポリイミドなどを埋め込む。発光領域は、例え ば、直径20μmの円形で、ドーナツ状にエッチングし た外径は40 µmの円形にする。また、このとき、後に 作製する反射ミラーの有効径の関係から活性層の外周を 数μmほど選択ウエットエッチングを行なって、約15 μ m ϕ の円形にしている。(b)において、電極を形成 30 してから活性層とほぼ同じ径で、該電極と半導体キャッ プ層をくり貫き、誘電体多層膜ミラーをRFスパッタ法 などで成膜する。 (c) において、基板を100μm程 度の厚さまで研磨したのち裏面に電極を形成してアニー ルする。その後、表面を熱酸化したInP基板などに誘 電体ミラ一側を貼り付けた後に、額縁状に電極および半 導体基板を除去する。貼り付けは、加熱して軟化するタ イプの接着材を用いるか、直接貼り合わせて固相接合し てもよい。基板の除去は、ウエットエッチング、ドライ エッチング、それらを併用する形で行なう。(d)にお 40 いて、成長基板エッチングした領域のみリフトオフなど で誘電体ミラーを形成し、額縁状の基板のうち外側をさ らにエッチングしてエピタキシャル層側の電極を露出さ せることで、図1 (a) のようなVCSELアレーが作 製できる。

【0037】この発光領域は、元の半導体基板上に2次元アレー状に配列できるので、容易に面出射型のアレー素子が構成できる。半導体基板は、従来のように個々のピクセルに対してホールを開けるのではなく、アレー領域全体の基板をエッチングで除去するため、素子間隔や50

歩留まりに制限が生じない。また、半導体ミラーの直接 接合に比べると本発明は大面積化が可能となる。通常は 半導体基板の大きさ(化合物半導体で3インチφ程度) で制限されるが、これらを他の支持基板に貼り合わせて いけばそれ以上の大面積化が可能である。成長基板側か らも各ピクセル毎に独立電極をとることもできるし、図 3のように支持基板側の電極と基板側の電極をマトリッ クス状にパターニングして導通を取ることもできる。電 流干渉を防ぐために、各発光領域(ピクセル)間の一部 をエッチングして、ポリイミドなどを埋め込んでもよ い。このようなアレーレーザは、光情報処理あるいは光 インターコネクションのための2次元アレー光源として 応用できる。また、背色あるいは紫外の発光が可能な材 料で以上のようなアレー素子を形成し、ガラス面にR、 G、Bの蛍光体を塗布すればフルカラー表示素子として も応用できる。

【0038】以上の作製工程の例においても、本発明による製造方法に必須な工程は、活性層を含む半導体層を成長基板である第1の基板にエピタキシャル成長する成長工程と、第1の基板面に対して垂直に光が出力或は入力する活性層部を複数第1の基板上に形成する形成工程と、少なくとも2つの活性層部を含む領域に亙って第1の基板の一部を除去する除去工程のみである。上記の作製工程の例では、この他に、前記活性層部の活性層に供給される電流の流れを制限するための電流狭窄構造を形成する工程、前記エピタキシャル成長面側を第2の構造を加工した表面に反射ミラーを形成する工程、前記第1の基板を除去して現れたエピタキシャル成長層上に反射ミラーを形成する工程を更に有していた。

[0039]

【発明の実施の形態】以下に本発明の実施の形態を図面 を参照して詳細に説明する。

【0040】 [第1実施例] 本発明による第1の実施例のVCSELPV一は、半導体単結晶基板であるInP基板上に成長したInGaAs/InGaAsP系の波長1. 3μ m帯のVCSELを、表面を絶縁体とする為に熱酸化したSi基板12に貼り付けて構成したものである。その全体の一部断面斜視図を図1(a)に、VCSELPV一の1つの発光領域(ピクセル)の断面構造の詳細図を図1(b)に示す。

【0041】本実施例では、活性層3をn型、p型のクラッド層2、4がサンドイッチする構造になっており、両面に誘電体多層膜ミラー9、10を形成してある。誘電体多層膜ミラー9はSi基板12に接着剤11で貼り付けてある。Si基板12に貼り付けた側の電極7は図1(a)のように各ピクセルに独立に電流注入ができるようにパターニングしてある。パターニングされた電極7は、Si基板12に貼り付けて半導体基板1の額線状エッチングを行なった後に、その外側の半導体基板1お

よびエピ成長層14を一部除去して電極7を露出させる ことで取り出す。また、半導体基板1側の電極8は、導 体である該基板1を図1 (a) のように額縁状に一部残 してあるため各ピクセルの共通電極として取り出されて いる。なお、図1 (a) において、誘電体ミラー9、1 0は省略してあり、ピクセル15は活性層3の外径を、 発光層16は活性層3そのものを示している。

【0042】以下に図2に沿って本実施例の作製プロセ スを述べる。先ず、図2(a)に示す様に、n-InP 基板1上に、n-InGaAsコンタクトないしエッチ 10 ングストップ屋20、n-lnPクラッド層2、アンド 一プInGaAs/InGaAsP歪み多重量子井戸活 性層3、pーInPクラッド層4、pーInGaAsコ ンタクト層5をこの順に化学ビームエピタキシー(CB E) 法などで成長する。続いて、発光領域の周りを、内 径20 μ m ϕ 、外径40 μ m ϕ のドーナツ状に活性層3 下部までRIBE (Reactive Ion Beam Etching) 法な どで垂直にエッチングを行なう。次に、InGaAsコ ンタクト層5の側壁をレジストなどでカバーして、活性 層3の側壁だけ選択ウエットエッチングで数μmだけエ 20 ッチングを行うことで活性層3を約15μmφの円形に くびらせる。これは、後述の誘電体多層膜の有効径と活 性層3の径を同程度にして電流を必要な程度に狭窄して 発振動作を効率的且つ良好にする為である。このとき、 エッチング液として、硫酸:過酸化水素水:水=3: 1:1を用いれば、1nPクラッド層2、4は全くエッ チングされず活性層3のみの完全選択エッチングとな る。また、このエッチングの際、面方位依存性があり、 (100) の基板を用いた場合には、(010) 面、 (001) 面およびそれらの逆方位面が現れて活性層3 は正方形に近い形となる。この場合、活性層3に利得の 異方性が生じるため発振光の偏波が安定化し、従来VC SELで問題になっていた発振光の偏波不安定性から来 るキンクなどの雑音を除去することもできる。最後に、 ポリイミド13などで選択ウエットエッチングで生じた

【0043】続いて、図2(b)に示す様に、1つのピ クセルの外周部の絶縁を確保するためにSiN膜6をピ クセルの周りを除いて形成し、p側電極7としてCr (500A) / Au (5000A) をパターニングして 40 蒸着する。そして、ピクセルの内部において、活性層3 より若干大きい径の円形に該電極フ、コンタクト層5を 除去し、各層が入/4の厚さの(入は発振波長の膜中の 実波長)Si/Al2O3の6ペアからなる誘電体多層膜 9をRFズパッタ法などで形成する。このとき電極コン タクトをとるためにアニールしておく。

溝部を埋め込む。

【0044】次に、InP基板1を100 µm厚まで研 磨して(図1(a)で示す厚さ)、n側電極8としてA u G e (2000Å) / A u (3000Å) を蒸着し、 電極コンタクトのためにアニールを行なう。そして、ア 50 は、図3に示す構造のようにホールエッチした面にも電

レー領域の外枠を図1 (a) のような額縁状に残すため にパターニングを行い、ホールエッチングを行なう領域 のみ電極8を除去する。図2(c)に示す様に、誘電体 多層膜9側を表面熱酸化Si基板12に接着剤11で接 着して、基板 1 のホールエッチングを塩酸で行ない、 L nGaAsコンタクトないしエッチングストップ層20 を露出させる。InGaAsは塩酸にはエッチングされ ないため、完全にエッチングストップ層20でエッチン グがストップする。なお、接着はポリイミド系のシート 状のものを挟んで、200℃に加熱することで行なっ た。

【OO45】最後に、図2(d)に示す様に、エッチス トップ層20を硫酸系エッチャントで除去しSi/AI 203の6ペアからなる誘電体多層膜10を面発光レー ザアレーの領域にのみRFスパッタ法などで形成する (電極8を取り出す外枠には形成しない)。そして、接 着側の電極フを取り出せるように、エピタキシャル層1 4の外枠をエッチングで除去すれば図1(a)のような 構造が完成する。

【0046】このようなピクセル15を半導体基板上に 多数並べて作製すれば、簡単に低しきい値の髙密度2次 元アレーレーザが構成できる。図1 (a)では、3×4 の12ピクセル15からなる素子であるが、その数は増 やすことができる。また、ピクセルを複数の半導体基板 上に作製し、それらを適当な配列で別の基板上に貼り付 けていけば、更にピクセルの数を増やすことができる。 本実施例では、ピクセル間隔は100μm程度でも十分 動作した。

【OO47】また、本実施例では図1(a)のように額 縁状に基板1を残したが、電極8からのコンタクトを取 れる領域が残っていれば、ある一辺のみあるいは一辺の 一部のみが残る形でもよい。

【0048】このような2次元アレーレーザは、高速並 列情報伝送や光インターコネクトあるいは光情報処理用 の光源として利用できる。

【0049】上述の例では、InP基板1上のInGa AsP/InP系で作製したものであるが、もちろん材 料系に依存せず、他の波長帯でも実現可能である。すな わち、サファイア基板上のAIGaN/InGaN系、 GaAs基板上のInGaAIP/InAIP系、In GaAs/AIGaAs系、InGaNAs/AIGa As(GalnP)系などに適用できる。特に、InG aNAs/AIGaAs(GaInP)系で構成された 1. 3μm帯レーザでは、温度特性、微分利得が優れて いるために、温度制御なしで動作させることができる。 このとき、ヒートシンクを用いず別の基板(図1(a) の例で言えば、基板12) が透明であれば、光を上下両 面から取り出すようにもできる。

【0050】[第2実施例]本発明による第2の実施例

極31を形成して、マトリックス駆動ができる面発光レーザアレーを提供するものである。

【0051】作製は、途中までは第1実施例と同様に行なえる。図2で(c)まで裏面の電極形成工程以外は同様に行い、エッチストップ層20は除去しないで、これをコンタクト層として流用する。図2の(c)で、

(b) の表面プロセスと同様の工程を行なう、すなわちピクセル15の外周部の絶縁を確保するためにSiN膜を形成し、n側電極31としてAuGe(2000A)/Au(3000A)を図3のようなパターンで形成する。そして、ピクセル15の内部に15μmφの円形に該電極31、コンタクト層20を除去してから(d)の工程でアレー領域全体に誘電体ミラーを形成する(図3では図示せず)。また、n側電極の干渉を避けるために、図3のように格子状32にエピタキシャル層14を除去して、ポリイミド等を埋め込んでもよい(これはSiN膜、n側電極31の形成の前に行なう)。

【0052】アレー数が多い場合には、第1実施例の様に電極のパターニングで各ピクセルを駆動するにはパターニングが複雑になりすぎるので、本実施例のような構 20 造でマトリックス駆動を行なうことが有利なことが多い。また、第1実施例のような共通電極8の場合にはクラッド層2などの薄い層を面内方向に介して電流を流すので、抵抗が高い、高周波特性が悪いなどの欠点があったが、本実施例ではそれを回避できる。

【0053】 [第3実施例] 本発明による第3の実施例 は、図4に示す構造のようにピクセル15の形成を基板 12に貼り付け後に行なうものである。構成される材料 は同じで、InP基板上のInGaAsP/InP系で 発振波長1. 55 μm帯のVCSELを構成した。貼り 付ける基板としては、第1実施例と同様に、1.55_µ mでは損失がほとんどない両面研磨のSi基板12を用 いた。また、貼り付けは、誘電体ミラー9の最終層をS iにしておき、スパッタしたアモルファス状のSiとS i基板12の表面を直接貼り合わせ、荷重をかけながら 200℃の加熱で直接接合を行なった。従って、接着剤 は用いていない。このとき、先にピクセルの加工を行な っていると、表面の凹凸やポリイミドの影響でSi基板 12との接合が難しいので接着後にプロセスすることが 望ましい。接合強度を得るためには、さらに髙温で処理 40 してもよい。また、全面を接合面にした場合、ストレス 等ではがれやすくなることがあるため、図4のように或 る大きさ(本実施例では50μmφ程度とした)の領域 にのみ誘電体ミラー9を形成しておき、ミラー9がなく 接着していない面を緩和層として働かせることが有効で ある。この接着してない領域41は空洞で、接合したと きの雰囲気ガスが封止した状態にすることができる。こ の雰囲気が陰圧であれば安定した接着状態を持続させる ことができる。接着剤を使わず直接接合であるのでデバ イスの放熱性も良い。

【0054】図4(図4において、図1との同一部分には同一符号を付してある)を用いて、第3実施例の作製工程を述べながら構造を説明する。

【OO55】InP基板上に第1実施例と同様にレーザ 構造をエピタキシャル成長(活性層3の設計は異なる) し、SiN6で絶縁構造を形成した後、最上層となるI nGaAsコンタクト層5にノンアロイ電極として、T i (500Å) /Pt (1000Å) /Au (3000 A) で電極配線パターンフを形成する。この電極フでは 加熱時に拡散が起こらない。次に、多層膜ミラー9の有 効径を活性層3の大きさに対して充分な大きさにする様 な径の円形(ここでは30 µm øとする。図4では少し 小さい様に描かれている)に電極フおよびコンタクト層 5を除去して、Si/Al2O3の多層膜ミラー9(最 終層がSi)を $50\mu m \phi$ の大きさで成膜(リフトオフ 法など) する。次に、上述のようにSi基板12に接合 する。その後、第1実施例と同様に In P基板を除去し た後にピクセルの形成プロセスを行なう。電極8は図3 のように電極パターンを形成してピクセル15の独立駆 動を行なう。42はエッチングストップ層ないしコンタ クト層である。

【0056】素子動作を行なう場合には、光はSi基板12側から取り出してもよいし、Si基板12をヒートシンクとして貼り付けていない側から取り出してもよい。

【0057】本実施例では、Si基板12上に作製した 集積回路などと光索子とを同一基板上に備えることがで き(接着剤を用いないので光素子を狭い所にも容易に配 置できる)、安価に光電子集積素子を構成することもで きる。その構成例の断面図を図5に示す。これは、ピク セル (面発光レーザ) アレーとSi基板112上に形成 された集積回路の最終段の面発光レーザ駆動用バイポー ラトランジスタ210との集積化の部分を説明するもの である。面発光レーザの誘電体ミラー109が、Siデ バイスのベアチップの保護層であるSiNx膜200と 直接固相接合されている。上記の作製工程の説明ではS i同士の固相接合であったが、SiとSiNx膜との接 合も同様にできる。Siベアチップ側の表面層の面発光 レーザを貼り付ける領域のみSiNx200を除去し て、現れたSi基板112の表面と固相接合してもよ い。ただし、集積回路が形成されたSi基板に接合する 場合には処理温度を上げ過ぎないように注意する必要が

【0058】この接合のときに、レーザ電極107とトランジスタ210のコレクタ電極201をアライメントして、面発光レーザに各駆動用トランジスタ210が接続できるようにする。トランジスタ210は、n拡散領域206の電極201がコレクタ、p拡散領域208の電極203がベース、n拡散領域207の電極202が50 エミッタとなるnpn型である。

20

40

【0059】図5において、204は始めにn拡散した領域、205は案子分離のためにp拡散した領域である。更に、101は成長基板、102はnークラッド層、103はノンドープの活性層、104はpークラッド層、106は絶縁層、108はn側電極、110は誘電体ミラー、113は溝部に入れられたポリイミド、そして132はn側電極108間の干渉を防ぐ為に他の溝部に入れられたポリイミドである。

【0060】図5中には示していないが、このトランジスタのコレクタ201以外の電極はこのSi基板112 10上に形成された他のCMOS回路等と配線で結ばれている。また、面発光レーザのもう一方の電極108も基板上に形成した配線パターンを経由して電源等に接続される。

【0061】 [第4実施例] 本発明による第4の実施例は、上記実施例ではエピタキシャル層側にあった電極パターンを、貼り付ける基板の方に形成しておき、各ピクセルに形成した単純な形状の電極パッドとこの電極パターンとの間を電気的導通を取りながら接着するものである。

【0062】ピクセル側には、図6(図6において、図 4との同一部分には同一符号を付してある)のような構 造で、誘電体ミラー9の上部とピクセルの電極コンタク トフとの導通が取れるようにAu51を成膜しており、 このミラー上部のAu51と基板55側の電極パターン 52の導通を導電粒子53入りのポリイミド系接着剤5 4で実現している。この接着剤54は、電極パッド5 1、52同志のみ導通が取れ、横方向あるいは両側の段 差の凹部同志は導通がとれないような性能を持つ。配線 パターンは、樹脂基板55上に、Cu/Ni/Auの約 30 15 µm厚のメッキ52で構成した。赤外透過光で電極 パッド同志(すなわち51と52)のアライメントを行 なった後、荷重をかけながら200℃に加熱して接着を 行なった。誘電体ミラー9の大きさは第3実施例と同様 に50µmøになっており、髙さは2µmとなってい る。図6のように導電粒子53は2つの電極パッド5 1、52の間に挟まって導通が取れ、パッドがない領域 では粒子同志がつながらないために導通しない。なお、 接着部分の空洞部はポリイミド接着剤54が充填されて

【0063】ピクセルの形成等は第3実施例と同様に行なえばよい。面発光レーザの構造については、図6では第3実施例と同様に接着後に成長基板を除去してピクセル作製工程を行なうものだが、第1実施例のように先にピクセル加工をしてもよい。また、電極の配線パターンは図1あるいは図3と同様である。

いる。

【0064】本実施例は、必要な箇所のみ簡単且つ確実 に導通できるので、配線パターンが第3実施例までの配 線パターンより複雑で高密度の場合には特に有効にな る。また、導電粒子入りの接着剤を用いるので第1実施 50

例よりデバイスの放熱性も良い。

【0065】また、本実施例では導電粒子が粗に拡散しているいわゆる異方導電性接着剤を用いたが、所望の電極同士でのみ電気的接触が得られ、他の配線同士では絶縁のとれる接着方法であればどの様なものでもよい。他の接着方法としては、電気的接触を得たい領域にのみいいば基板に荷重をかけることで金属同士を圧着する方法などがある。ハンダの選択的形成は、ハンダボールを載せるいわゆるフリップチップ実装、あるいはハンダをめっきにより選択成膜する方法がある。一方、Agペーストの選択形成には、スクリーン印刷法などがある。いずれの方法においても50μm□程度のサイズで選択形成が可能である。

【0066】また、接着する基板として樹脂基板55を用いたが、もちろん第3実施例のように集積回路が形成されたSi.基板に図5のようにベアチップ同士を実装するような形でもよい。

【0067】 [第5実施例] いままでの実施例では、InP系で誘電体ミラーを形成する場合を示してきたが、本実施例では、本発明の思想をGaAs系でエピタキシャルミラーを備えた面発光レーザに適用するものである。GaAs基板を用いた場合、AIAs/GaAs(あるいはAIGaAs)の多層膜を活性層と同時にエピタキシャル成長することで、両面に髙反射率のDBRミラーを備えることができる。そのため、誘電体ミラーを別の工程で形成する必要が無く、全体の工程が非常に簡単になる。

【0068】その構造を図7に示す。n-GaAs基板 (不図示)上に、n-AIAs/AIGaAs (25p airからなる)DBRミラー61、GaAs/AIG aAs多重量子井戸からなる活性層およびそれをAIG aAsスペーサでサンドイッチした層62、p-AIA s/AlGaAs (30pairからなる) DBRミラ 一63が1回のエピタキシャル成長で形成されている。 活性層およびスペーサ層を合計した厚さは、発振波長の 1波長分の厚さに制御されている。本実施例では、発振 波長は835nmで、この厚さは約250nmとしてい る。また、p-DBRミラー層63は電極コンタクトを 良好にするために、最上層はGaAsにしてある。本実 施例でも第1実施例と同様にピクセル形成を行なうが、 すでにミラーがあるため、SiN6により絶縁構造を形 成してポリイミド13で埋め込みを行い、p電極パター ン7を形成するだけでよい。これをSi基板12等に接 着して今までの実施例のように一部を残してn-GaA s基板を除去すればよい。このとき、GaAs基板とn -DBRミラー61の第1層であるAIAsとの選択エ ッチングには、アンモニア+過酸化水素系のウエットエ ッチングとドライエッチングなどを併用すればよい。n 側の電極は第1実施例と同様でよい。

20

【0069】pーDBR63側から光を取り出す場合にはnーGaAs基板を除去する必要がないが、p電極7に光取り出し用の窓を開けなければならないため精密なパターン合わせが要求されていた。従って、GaAs系で成長基板が吸収体となるような波長帯(850nm程度以下)の場合には、p電極7に光取り出し用の窓を開けないでnーGaAs基板を除去する本実施例が有効になる。

【0070】 [第6実施例] 本実施例は、図8のように 成長基板に成長した層の他の基板への接着は行なわず、 小さい面積に高密度にアレー化した活性層の領域を多数 並べたものである。ホールエッチングの領域が300 μ m口程度と小さい場合には(この値は、レーザ基板を保持するのに必要な強度と電極78側の電気抵抗の望まれる値を考慮してほぼ決められる)、格子状になった外枠の基板71だけで充分強度が持つために他基板への貼り付けを行なわなくてもよい。本実施例では、300 μ m 口の中に125 μ mピッチで2×2=4個のピクセル15を集積させ、さらに厚さ100 μ mの外枠基板を残してこの4ピクセルを2次元状に16個並べたものである

【0071】集積度が低い(即ち、ピクセル間のピッチが比較的大きい)場合には、ピクセル15の間に電極78を載せた外枠基板71を残せるので本実施例のような簡便なプロセスで形成した構造が有効になる。

【0072】 [第7実施例] 本発明による第7の実施例は、GaN系材料によって育色から紫外光(420~380nm)を発するレーザあるいはLEDを上記実施例のように他基板に貼り付けて2次元アレー化するものである。このとき貼り付ける基板をガラスにしておき、ガ30ラス基板92側には図9に示すように画素(ピクセル)ごとにR、G、Bの蛍光を発する蛍光体93を塗布しておけば、育色から紫外光の光励起によるフルカラー表示素子として適用できる。

【0073】画素としては、ピクセル径 25μ m ϕ 、間隔 75μ m程度で実現でき、面積も原理的には非常に大きくできるため、薄型大画面フルカラー表示素子を提供できる。発光源として低しきい値レーザを用いるため、消費電力が小さく輝度の高い表示ができ、高電圧、真空が必要でないことが利点である。

【0074】構造とプロセスは今までの実施例と同様であるが、その構造とプロセスを説明する。

【0075】サファイア基板(不図示)上に、GaNあるいはAINの低い成長温度で成膜する低温パップァ層(不図示)を数10μmと厚めに成膜し、nーGaN/nーAIGaNから成るクラッド層81、アンドープのInGaN/AIGaNから成る多重量子井戸活性層82、pーAIGaN/pーGaNから成るクラッド層84、pーGaNキャップ層85をMOVPE(Metal Organized Vapor PhaseEpitaxy)法などで成長する。続い50

て、第1実施例と同様に、ピクセル形成などをRIBE によるエッチング等を用いて行なう。なお、活性層82 の選択くびれエッチングは困難なため、本実施例では、 活性層82を構成するパリア層としてのAIGaN層の 選択酸化によって電流阻止領域83を形成した。これ は、水蒸気雰囲気中で500℃程度で加熱処理すると、 酸化されやすいAIを含む層において側壁から時間とと もに酸化層が内部に進行していくことを利用している。 このとき、クラッド層84のAIGaN層の側壁も同様 に酸化されるが、キャップ層85はGaNであるために 変化しなく電流阻止領域が形成されない。よって、問題 は生じない。この後、溝部を埋め込み層94で埋め込ん だ後、p側の電極87として、Ni(1000A)/A u (3000A)を蒸着する。86は絶縁層である。 【0076】その後、RFスパッタ法などで、SiO2 /MgOの18ペアから成る誘電体多層膜ミラー89を

/MgOの18ペアから成る誘電体多層膜ミラー89を形成し、各ピクセルに対応してRGBの蛍光体93を適当にパターニングしたガラス基板92に接着剤91で接着する。

【0077】次に、サファイア基板を外枠を残してバッファ層が現れるまで研磨等によって除去する。現れたGaNあるいはAINの低温バッファ層は、300℃に加熱した燐酸によってエッチングし除去する。このとき、単結晶エピ成長しているn-GaN/n-AIGaNから成るクラッド層81のn-GaN層は上記エッチャントに対してレートが非常に遅いため、選択エッチングが可能である。

【0078】次に、第2実施例と同様にマトリックス状配線を形成する。すなわち、n側電極としてTi(500A)/AI(1 μ m)/Au(2000A)を図3のようなパターンで形成する。n側電極の干渉を避けるために、図3のように格子状32にエピタキシャル層を除去して、ポリイミド等を埋め込んでもよい。最後に、ピクセルの内部に15 μ m ϕ の円形に該電極を除去した後、SiO2 χ MgOから成る誘電体多層膜ミラー90をアレー領域全面に(外枠領域には形成しない)に形成して完成する。これによりマトリックス駆動による表示が可能となる。

【0079】LEDの場合は、蛍光体93側の誘電体ミラー89を付けなければよい。第1実施例から第6実施例においても、光の取り出し側のミラーを付けないで、 LEDアレーとしてもよい。LEDの作製はその分容易になる。

【0080】ところで、上記の各実施例は発光デバイスを並べた例であったが、受光デバイスを並べた構成でもよい。貼り付け基板には電気配線などが形成されて、この側から光を入れられなくて成長基板側から光を入れる必要がある場合、この側の成長基板が図1(a)の様に除去されていると、受光デバイスのアレーが比較的容易に形成できる。この場合の構成は基本的に図1の構成と

ほぼ同じでよいが、活性層は光吸収層となり、電極間に 逆電界をかけておいてここから電気を取り出す構成とな る。受光デバイスとして構成する場合、多層膜ミラーは 不要であるが、貼り付け基板側のミラーをレーザと同様 に形成して入力光をここで反射して光吸収層に戻す構成 とすれば受光効率が向上する。

[0081]

【発明の効果】以上説明した様に、本発明によって、作 製が簡単で生産性が高く2次元アレー面型発光装置など にも適する様になった面型光デバイス、その好適な製造 10 11、54、91 方法、それを用いた表示装置などが実現できた。

【図面の簡単な説明】

【図1】図1は本発明による面型発光レーザアレーの一 部破断した斜視図(a)および断面図(b)である。

【図2】図2は本発明による面型発光レーザの作製工程 を説明する断面図である。

【図3】図3は本発明による第2実施例の面型発光レー ザアレーの一部破断した斜視図である。

【図4】図4は本発明による第3実施例である固相接合 を用いた面型発光レーザの断面図である。

【図5】図5は本発明による面発光レーザアレーと電子 回路を集積させた構成例の断面図である。

【図6】図6は本発明による第4実施例である導電粒子 入り接着剤を用いた面型発光レーザの断面図である。

【図7】図7は本発明による第5の実施例であるエピタ キシャルミラーを持つ面発光レーザの断面図である。

【図8】図8は本発明による第6の実施例による面発光 レーザアレーの斜視図である。

【図9】図9は本発明による第7の実施例の面型発光レ ーザアレーを用いた表示装置の断面図である。

【図10】図10は面型発光レーザアレーの従来例を示 す一部破断した斜視図である。

【図11】図11は面発光レーザアレーの他の従来例を 示す断面図である。

【符号の説明】

1, 71, 101 半導体基板

2, 4, 84, 81, 102, 104 クラッド履

3, 62, 82, 103 活性層

コンタクト層 5、85

6, 86, 106 絶縁膜

7、8、31、51、52、78、87、107、10

9, 10, 59, 89, 90, 109, 110 電体多層膜反射ミラー

接着剤

12, 55, 92 基板

13, 32, 94, 113, 132 埋め込み層

エピタキシャル層

15 発光領域(ピクセル)

発光部 (活性層) 16

20、42 エッチングストップ層(コンタクト

層)

4 1 エアギャップ部

53 導電粒子

61,63 半導体多層膜反射ミラー 20

> 選択酸化層 83

93 蛍光体

保護膜

201, 202, 203 トランジスタの電極

204, 206, 207

p拡散領域 205, 208

バイポーラトランジスタ 210

2000 集積回路半導体基板

2000A 金属膜

30 3000 絶縁層


> 4000, 4100C, 4100D 雷気配線

4100 光入出力基板


'4100A ホトディテクタ

4100B 面発光レーザ


【図3】














BEST AVAILABLE COPY

